IC-Formung zu Gurtverpackung: Rückwärtsprozess Teil 2
Leave Your Message
AI Helps Write


Prozessleitfaden für die Halbleiter-Endfertigung (Teil 2): ​​Formgebung, Anschlussvorbereitung und Gurtverpackung

15.04.2026


Phase 3: Verkapselung und Verpackungsbildung

Verpackungsformung

Beim Transferformverfahren werden die Chip- und Drahtverbindungen in Epoxid-Formmasse (EMC) eingekapselt, wodurch Folgendes erreicht wird:

  • Mechanischer Schutz gegen Stöße und Vibrationen

  • Feuchtigkeits- und Chemikalienbarriere

  • Wärmemanagementpfad

Moderne Formpressen erreichen Folgendes:

  • Spannkraft: 50-200 Tonnen

  • Übertragungsdruck: 50-150 kg/cm²

  • Aushärtungstemperatur: 175 °C für 60-120 Sekunden

Neue Alternativen:Kompressionsformen für Fan-Out-Wafer-Level-Packaging (FOWLP)- und System-in-Package (SiP)-Anwendungen.

Leadframe-Inspektion

Nachbearbeitungsprüfungen:

  • Gussgrate an den Anschlüssen

  • Gehäuseverzug (

  • Hohlraumpräsenz im Verkapselungsmittel

  • Bleikoplanarität

Zuschneiden und Formen von Anschlüssen

Bei Gehäusen mit Leadframe werden die einzelnen Bauelemente durch Schneiden der Anschlüsse vom Streifen getrennt. Anschließend werden die Anschlüsse geformt, um Gullwing- (SOP/QFP), J-Lead- (PLCC) oder Durchsteckkonfigurationen zu erzeugen.

Verzinnung (Blei-Finish)

Galvanisieren oder Tauchverzinnen bietet folgende Eigenschaften:

  • Lötbarkeit für die Oberflächenmontage

  • Oxidationsbeständigkeit während der Lagerung

  • Konformität mit bleifreien Legierungen (Sn, SnAg, SnBi)

Typische Schichtdicke:3-15 μm, abhängig von den Anforderungen an die Lötbarkeit und den Spezifikationen zur Haltbarkeit.


Phase 4: Endbearbeitung & Qualitätssicherung

Bleimarkierung

Die Lasermarkierung kennzeichnet jedes Gerät dauerhaft mit:

  • Herstellerlogo und Teilenummer

  • Rückverfolgbarkeit von Datum/Chargencode

  • Orientierungsanzeige für Pin 1

  • Herkunftsland (falls erforderlich)

YAG- und Faserlasersysteme erzeugen einen kontrastreichen Markierungsstrich, ohne die Integrität des Gehäuses oder nahegelegene Passivierungsschichten zu beschädigen.

Endabnahme

Eine umfassende Inspektion umfasst:

  • Qualitätsprüfung der Markierungen (Kontrast, Ausrichtung, Lesbarkeit)

  • Überprüfung der Verpackungsabmessungen

  • Unversehrtheit der Leitungen (keine Verbiegungen oder Beschädigungen)

  • Erkennung von Oberflächenfehlern (Risse, Verunreinigungen)

Verpackung & Klebeband & Rolle

Die endgültigen Verpackungsformate hängen von den Montageanforderungen des Kunden ab:

Format Anwendung Typische Menge
Tonband & Spule Automatisierte SMT-Bestückung 1.000–5.000/Rolle
Tablett Große QFP-, BGA-Bauteile 50-100/Tablett
Rohr Durchgangslochbauteile 20-50/Röhre
Schüttgut Massenchips Variiert

Bei der Verpackung auf Rolle wird ein geprägtes Trägerband mit Deckbandversiegelung verwendet, das den EIA-481-Standards für Teilungsabmessungen und Rollenspezifikationen entspricht.

Band- und Rollenprüfung

Die abschließende Warenausgangskontrolle umfasst:

  • Bauteilausrichtung im Hohlraum

  • Dichtheit des Klebebands

  • Spulen- und Etikettenprüfung

  • Einhaltung der Feuchtigkeitsempfindlichkeitsstufe (MSL) bei Verpackungen


Qualitätskontrolle während der gesamten Back-End-Verarbeitung

Moderne Halbleiter-Back-End-Anlagen setzen in jeder Phase statistische Prozesskontrolle (SPC) ein:

  • Inline-Messtechnik:Echtzeit-Maß- und Sichtprüfung

  • Zuverlässigkeitsprüfung:Temperaturzyklus-, HAST- und HTSL-Validierung

  • Rückverfolgbarkeitssysteme:Vollständige Chargenverfolgung vom Wafer bis zur Auslieferung


Neue Trends in der Backend-Technologie

Die Backend-Landschaft der Halbleiterindustrie entwickelt sich rasant:

  • Wafer-Level Packaging (WLP):Umverteilungsschichten und Kontaktierungstechniken ersetzen herkömmliche Drahtverbindungen.

  • Fan-Out-Technologien:Ermöglichung heterogener Integration über Wafergrößenbeschränkungen hinaus

  • Kupfersäulen-Anstoß:Flip-Chip-Verbindungen mit feiner Rasterteilung für Geräte mit hoher I/O-Anzahl

  • Thermokompressionsschweißen:Ultrafeine Rasterteilung (

  • Eingebettete Chip-Substrate:Aktive Bauelemente innerhalb von Leiterplattenlagen zur Miniaturisierung


Abschluss

Das Verständnis des gesamten Back-End-Prozessablaufs in der Halbleiterindustrie – vom Wafer-Vereinzeln bis zur finalen Verpackung auf Gurt und Rolle – ist unerlässlich für die Optimierung der Ausbeute, die Gewährleistung der Zuverlässigkeit und die Einhaltung der Kostenziele. Die acht in Teil 2 beschriebenen Schritte (Vergießen, Anschlussformen, Galvanisieren, Markieren, Endkontrolle und Verpackung) verwandeln einen empfindlichen, miteinander verbundenen Chip in ein robustes, oberflächenmontagefertiges Bauteil.

Für Fachleute im Bereich Beschaffung und Lieferkette ermöglicht die Kenntnis der Prozesse sowohl Teil 1 als auch Teil 2 eine bessere Lieferantenbewertung, Verhandlung von Qualitätsvereinbarungen und Fehleranalyse bei auftretenden Problemen vor Ort.