Halbleiteranlagen & Drahtbonden | Himalaya Semiconductor
Leave Your Message
AI Helps Write


RX-0410A Chip-Scriber für Verbindungshalbleiter
09

RX-0410A Chip-Scriber für Verbindungshalbleiter

Präzisions-Wafer-Scribing-Anlagen für LD- und PD-Wafer zur Herstellung von Verbindungshalbleitern

Autor: Dr. Jian Li

Senior Halbleiter-Verpackungsprozessingenieur
Mehr als 14 Jahre Erfahrung in der Halbleiter-Back-End-Fertigung, der Verarbeitung von Verbindungshalbleitern, der optoelektronischen Gehäusefertigung und Präzisionsautomatisierungssystemen


Überblick

Der RX-0410A Compound Semiconductor Chip Scriber ist ein hochpräzises Halbleiterbearbeitungssystem für die Bearbeitung von Wafern für Laserdioden (LD), Fotodioden (PD) und Verbindungshalbleiter. Entwickelt für anspruchsvolle Halbleiterfertigungsumgebungen, die eine stabile Bearbeitungsgenauigkeit im Mikrometerbereich erfordern, kombiniert das System Diamantritztechnologie, intelligente Bildverarbeitung und servogesteuerte Bewegungssteuerung für eine zuverlässige und reproduzierbare Chiptrennung.

In der Halbleiterfertigung beeinflusst die Präzision der Strukturierung direkt die Chipausbeute, die Kantenintegrität und die Zuverlässigkeit der nachfolgenden Gehäuseprozesse. Der RX-0410A wurde für den stabilen Langzeitbetrieb in der Photonikfertigung, der optoelektronischen Gehäusefertigung, der MEMS-Herstellung und der Halbleiterforschung und -entwicklung entwickelt.

Das Gerät unterstützt die automatische Bildausrichtung, programmierbare Scribing-Modi, einstellbare Scribing-Parameter und die Verarbeitung von Wafern mit hohem Durchsatz und eignet sich daher für moderne Halbleiter-Packaging- und Verbindungshalbleiter-Produktionslinien.

Anfrage
Detail
Weichlöt-Die-Attach-Maschine (Power Die Bonder) für TO‑220 / TO‑247 / TO‑252 / TO‑263 Leadframe-Gehäuse — 6–9k UPH, 8‑Zone 500 °C Track, Low-Voiding-Ziele (Taiwan, MY, SG, VN, KR, US, RU, BY)
11

Weichlöt-Die-Attach-Maschine (Power Die Bonder) für TO‑220 / TO‑247 / TO‑252 / TO‑263 Leadframe-Gehäuse — 6–9k UPH, 8‑Zone 500 °C Track, Low-Voiding-Ziele (Taiwan, MY, SG, VN, KR, US, RU, BY)

Autor: Dr. Jian Li
Rolle: Leitender Prozessingenieur, Abteilung Halbleiteranlagen
Erfahrung: Mehr als 15 Jahre Erfahrung (Die-Bonding, Mikromontage, Gehäuse für Leistungselektronik)

Autorenangaben: Hauptverantwortlicher für die Optimierung mehrerer Chip-Befestigungsprozesse (Reduzierung von Lufteinschlüssen, Profilkontrolle) und Innovationen im Bereich Bewegung/Steuerung für hochzuverlässige Halbleiteranlagen.

Erklärung zur Glaubwürdigkeit des Unternehmens/der Daten: Die in diesem Artikel genannten Spezifikationen und Qualitätsziele basieren auf den technischen Spezifikationen von Himalaya Semi und den üblichen FAT/SAT-Verifizierungsverfahren für Weichlöt-Die-Attach-Plattformen. Die endgültigen Produktionsergebnisse hängen von den kundenspezifischen Materialien (Leadframe-Beschichtung, Metallisierung der Die-Rückseite), der Löt-/Flussmittelchemie und der Rezepturoptimierung ab. Die Unternehmensinformationen werden bereitgestellt von Jiangsu Himalaya Semiconductor Co., Ltd. („Himalaya Semi“), mit Hauptsitz in Suzhou und einem Vertriebsbüro in Xi'an (China).

Expertenzitat (Verfahrenstechnik): „Um eine stabile Gesamtporenbildung von ≤3 % bei TO-Leadframes zu erreichen, sollten das Temperaturprofil und das Lötvolumen als geschlossenes Regelsystem betrachtet werden – die Zonenkalibrierung und die Oberflächenbeschaffenheit bestimmen die Ergebnisse maßgeblich, sobald die Platzierung innerhalb von ±40 μm liegt.“ – Dr. Jian Li, leitender Prozessingenieur

Anfrage
Detail